Міністерство Освіти та науки України НУ „Львівська політехніка” Курсова робота з курсу “Комп’ютерна схемотехніка” на тему: “Запам’ятовувальний пристрій з мікропрограмним керуванням”  ЗМІСТ РОБОТИ 1. Мікропрограма у відповідності із заданим варіантом 3 2. Граф МПА 4 3. Отримання виразів для функцій збудження D0, D1 та функцій виходів К0, К1, К2,К3 5 5. Опрацювання та опис схеми електричної функціональної пристрою 6 6. Вибір та опис елементної бази. Опрацювання та опис схеми електричної принципової пристрою 8 7. Опрацювання МПА на основі типів КР555РТ17 (постійний запам’ятовуючий пристрій) та КР555ТМ9 (регістр) 15 7.1 Отримання виразів для функцій збудження D0, D1 та функцій виходів К0, К1, К2,К3 в цифровій формі 15 7.2 Таблиця істинності ПЗП 15 7.3 Схема МПА побудованого на основі ПЗП 16 8. Список використаної літератури 17 1. Мікропрограма у відповідності із заданим варіантом 7.4 А0: якщо
то К1 йти до А0; (
) якщо
тоК1 йти до А0; якщо
то К2 йти до А1; якщо
то K2,К3 йти до А3; А1: якщо
то К2 йти до А2; (
) якщо
то К0 йти до А0; якщо
то К1 йти до А3; якщо
то К0 йти до А1; А2: якщо
то К2 йти до А2; (
) якщо
то К2 йти до А3; якщо
то К1 йти до А0; якщо
то К2,К3 йти до А1; А3: якщо
то К2,К3 йти до А1; (
) якщо
то К1 йти до А3; якщо
то К0 йти до А1; якщо
то К2 йти до А0; K0 – EWR K1 – E+1 K2 – CS K3 – RD 2. Граф МПА
3. Вирази для функцій збудження D0, D1 та функцій виходів К0, К1, К2, К3





5. Опрацювання та опис схеми електричної функціональної пристрою
Рисунок 2 – Функціональна схема запам’ятовувального пристрою Запам’ятовувальний пристрій з мікропрограмним керуванням складається з операційного автомату (ОА) та керуючого автомату (КА). Операційний автомат складається з лічильника адреси – СТ2 та запам’ятовувального пристрою – RAM, адресованого лічильником. Лічильник адреси під час дії тактового імпульса (ТІ), виконує наступні операції: скид в “0”, запис та збільшення вмісту на 1 при наявності на керуючих входах сигналів EWR та E+1 відповідно; запам’ятовувальний пристрій, з організацією 256х8, виконує читання при наявності сигналів CS, RD=1, а запис при CS, RD=0. Входи завантаження лічильника та інформаційні входи/виходи запам’ятовувального пристрою під’єднані до двонаправленої 8-розрядної шини даних (ШД). Керуючі сигнали: EWR=K0 E+1=K1 CS=K2 RD=K3 Вони виробляються керуючим автоматом у відповідності з заданою мікропрограмою. Керуючий автомат складається з комбінаційної схеми (КС) на 4 входи та 6 виходів, а також синхронного регістра на D-тригерах (RG). Під впливом вхідних сигналів У1, У0 на виходах регістра формуються сигнали Q1, Q0, що визначають стан мікропрограмного автомата (МПА), а також керуючі сигнали K0=EWR, K1=E+1, K2=CS, K3=RD. 6. Вибір та опис елементної бази. Опрацювання та опис схеми електричної принципової пристрою Схема електрична принципова запам’ятовувального пристрою з мікропрограмним керуванням зображена у графічній частині курсової роботи. Вона складається з керуючого автомату і операційного автомату. Комбінаційна схема складається з дешифратора D1 (К155ИД3), елементів логіки D2 – 6 (К155ЛА1, К155ЛА2, К155ЛА4). Синхронний регістр DD7 (К55ТМ9) по сигналу фронтальної синхронізації видає сигнали Q0, Q1, які визначають стан МПА, та керуючі сигнали К0, К1, К2, К3. Лічильник адреси реалізований на мікросхемах D8, D9 (К555ИЕ18), а елемент пам’яті на мікросхемі D10 (К132РУ8А). Умовне графічне зображення дешифратора К555ИД3 зображене на рисунку 3.
Рисунок 3 – УГЗ демультиплексора К155ИД3 Таблиця 1 – Таблиця істинності мікросхеми К155ИД3 Входи Виходи  & E 8 4 2 1 















 0 0 0 0 0 0 0 1 1 1 1...